جزوه اول:

سیستم pure hardware مشکل این هست که ساخته بشود دیگر امکان تغییر نداریم. یک روش دیگر این هست هم بخش سخت افزار داشته باشد هم بخش نرم افزارش دست خودمان باشد تا بعدا هم بتوانیم الگوریتم آن را تغییر بدهیم. پیاده سازی 3 تا روش دارد که روش اول توی ریز پردازنده ها هست روش آخر هم که گفتیم بدرد ما نمیخورد توی این درس روی همون روش دوم تمرکز میکنیم همون سخت افزار خالص هستیم. توی همین روش خالص دیگر کاری به جزئیات نداریم فقط ورودی میدهیم و خروجی میگیریم خاص منظوره هست و performance بهتری دارد. اونایی که ASIC نباشند مثل فلش ها و حافظه ها و FPGA ها که میتوانند قابلیت برنامه نویسی مجدد داشته باشند ASIC ها خاص منظوره و داخل کارخانه ها ساخته میشوند. FULL CUSTOM ASIC یعنی همه ریز با جزئیات را خودمان میسازیم و بنابراین بهینه خواهد بود و کارکرد خوبی دارد چون فکر کن خونه را کلا خودت بسازی خوب آجر هم قوی هست ولی وقتی خود را درگیر جزئیات میکنی ساختن طرح های پیچیده خیلی سخت تر میشوند چون تا حد آجر وارد جزئیات شده هستی و دیگر به معماری آن نمیتوانی فکر کنی پس این دسته درسته خیلی بهینه هستند ولی چون جزئیات پیاده سازی زیادی هستند برای سیستم های بزرگ پیچیده هستند و برای سیستم های کوچک مورد نیاز هستند مثلا یک جمع کننده یا گیت اند اور یا مالتی پلکسر نه یک پردازنده یا یک خط لوله این روش در سطح ترانزیستور کار میکند. CMOS یعنی از دو قسمت مکمل به نام PMOS NMOS ساخته شده است. PMOS 1 را خوب عبور میدهد و افت ولتاژ ندارد و NMOS 0 منطقی را خوب عبور میدهد واسه همین NMOS. از اینها برای ساختن اند اور اینها استفاده میشود.

Gate array ASIC: میخواهیم یک مجموعه ای از گیت ها داشته باشیم مثلا یک ضرب کننده خط لوله ای و دیگه کاری نداریم گیت ها کجا قرار بگیرند فقط سیم بندی ها را مشخص میکنیم ورودی خروجی کنترل میکنیم فقط داخل اتصالات داخلی نیاز داریم مثلا خروجی یک گیت اند به ورودی یک گیت دیگه هست.

ASIC یا باید از ترانزیستور استفاده میکردیم یا کتاب خونه که توش ادر و گیت اندر اور اینا داشته باشه. 3 تا ASIC 2 تا in the field هست.

FPGA ها دو قسمت دارند logic cell و سوییچ ها که کار سوییچ ها وصل کردن لاجیک سل ها هست. سوییچ از یک سری مالتی پلکسر متصل شده است قابلیت یک برنامه ریزی دارد و دیگر مقدار آنها تغییر نمیکند و حافظه دارد. از دی فلیپ فلاپ برای نیاز به حافظه یا مدار های ترتیبی استفاده میشود. look up table هم برای پیاده سازی مدارات ترکیبی هست. شاید بهینه نباشند چون از همه امکانات استفاده نمیکنیم. یکی دیگر از راه ها PROM ها هستند. دیگر simple fpga ها هستند و راه آخر PCB یا بورد دیزاین هست که فقط ارتباطات را پیاده سازی میکنیم و اجزا بقیه ثابت هستند مثلا چطوری خروجی کدوم به کدوم وصل شود.

بر اساس یک سری متریک میگیم کدوم یکی از این 3 دسته مناسب هستند اول اندازه یا AREA که خود این به معماری و تکنولوژی ربط دارد. ASIC خیلی بهینه هست چون فقط قسمت هایی که نیاز داریم و میزاریم و اندازش کوچک هست GATE ARRAY ها چون بعضی قسمت هاش رو ممکن هست استفاده نکنیم یک مقدار بزرگتر هست و دسته آخر FGPA ها هستند که بسیار بزرگ هستند اندازه ثابت هست ولی بزرگ هستند. دوم کارایی یا سرعت هست، که اینجا منظور ما latency هست یعنی چه قدر طول میکشد یک معماری را پیاده سازی کنیم. هر چی سایز بزرگ کامپوننت ها دور تر و کارایی پایین تر هست با فرض معماری یکسان بهترین آن ASIC هست و بدترین FGPA. سوم از لحاظ پاور هست FPGA ها مصرف بالاتری دارد چون کلی سوییچ و سل داریم و نیاز به پاور دارند حتی اگر یک جا را فقط برنامه نویسی کنی باز باید کلش را برنامه بدهی تا به خروجی برسد و کمترین ASIC هست. چهارم هزینه هست. هزینه FGPA ثابت ولی هزینه ASIC زیاد هست زمان ساخت هم زیاد تر ولی FPGA ها کمتر هست. برای نمونه های اولیه یا شروع و تست کردن از FPGA و بعد از ساخته شدن IC ASIC جایگزین میکنیم باید هر دو باشند. توان انرژی در یک لحظه هست ما پول برق میدهیم. FPGA ها در پردازنده XEON همان شتاب دهنده ها هستند.

توصیف رفتاری این هست که بگوییم این سیستم چطوری کار میکند مثلا سی دی بگذاریم میتوانیم گوش بدهیم بابت این ورودی این خروجی را خواهیم داشت. توصیف ساختاری هست که میگیم کامپیوتر از چه قسمت هایی تشکیل شده است یک کامپوننت رو به ریز مولفه تبدیل میکردیم. یک توصیف دیگر توصیف فیزیکی هست که عین همون توصیف ساختاری ولی با جزئیات بیشتر مثلا این کامپوننت اندازش چه قدر هست کجا قرار گرفته طول این سیم چه قدر هست و یا کلاک طول آن چه قدر هست و ... .

از نرم افزار هر چه قدر به سخت افزار بروی جزئیات بیشتر میشود مثلا پایین ترین سطح ترانزیستور هست. توی اینجا هم بحث abstraction داریم برای productivity بالاتر و حذف جزئیات و هر چه قدر پایین تر یعنی تو سطح ترانزیستور خواستیم بریم جزئیات بیشتر مطرح میشود تا مدل ما ساده باشد. 4 لول انتزاع داریم پایین ترین ترانزیستور هست در این قسمت همه چی به صورت ولتاژ و جریان هست به صورت آنالوگ، گیت لول دیگه کاری بین صفر و پنج ولت نداریم فقط صفر و یک داریم و کلی جزئیات را حذف کردیم. سطح سوم سطح RTL هست. کلا رجیستر میشناسی با combinational logic اینجا توصیف ماشین حالت داریم یا state machine و اینجا سیگنال کلاک داریم که رهبر هست و همه المان ها داخل سیستم دیجیتال خود را با این کلاک هماهنگ میکنند. در سطح آخر و بعدی اینجا همه سطح پردازنده هست و با برنامه نویسی c مینویسیم همین لول هست. اگر نتوانیم کار بکنیم باید هعی جزئیات اضافه کنیم و بریم لول های پایین تر. توی اون 3 تا دسته رفتاری ساختاری فیزیکی پر جزئیات ترین فیزیکی هست.

هدف از سنتز این هست که هر توصیفی داشتیم ما یک سری گیت منطقی داشته باشیم که بهم وصل باشند یعنی توصیف ساختاری در سطح گیت باشد. هدف نهایی همین هست.

اگر سنتز در مرحله الگوریتم با زبان های برنامه نویسی رایج باشد اول باید بیاوریم تو سطح RTL بعد از این مرحله از توصیف رفتاری باید به توصیف ساختاری برویم با بهینه سازی بعد با توصیف ساختاری RTL باید برسیم به توصیف ساختاری گیت لول و این مرحله آخر هست. در آخر یک بهینه سازی هم میزند و بر اساس کارنو مپ هست و بدون در نظر گرفتن تکنولوژی هست. به این مراحل netlist گفته میشود.

در توصیف فیزیکی از ساختاری میایم به فیزیکی و باید بعد از سنتز و داشتن netlist یک خروجی بگیریم که بهش lay out گفته میشود اول تو سطح پردازنده بعد تو سطح RTL، بعد تو سطح گیت بعد میگیم چه سیم های داریم و چه شکلی هستند مرحله آخر این هست که تاخیر ها را به میدهند مثل گیت ها و سیم هم اینقدر تاخیر دارد بعد تاخیر این سیستم را میتوانیم بدست بیاوریم مثلا نواحی بحرانی و ... و بعد از آن بررسی میکنیم که چطوری باید کلاک ها پخش بکنیم داخل مدار. مرحله دوم طراحی فیزیکی بود مرحله سوم verification هست و چک میکنیم آیا سیستم مدل شده درست هست یا نیست. تست کردن تایم باید بعد از place and rout باشد یعنی گیت ها طول گیت ها جای گیت ها و سیم ها مشخص باشد.